Tecnologías de empaquetado 3D para miniaturización de circuitos
Palabras clave:
empaquetado 3D, miniaturización de circuitos, semiconductores, integración heterogénea, TSV, eficiencia energética.Resumen
El desarrollo de la industria microelectrónica enfrenta actualmente limitaciones asociadas al escalamiento planar de los circuitos integrados, debido a restricciones físicas, térmicas y de interconexión. En este contexto, el empaquetado 3D se posiciona como una alternativa clave para la miniaturización de circuitos mediante integración vertical de componentes electrónicos. El objetivo del estudio fue analizar el impacto de estas tecnologías en la reducción del tamaño de los circuitos y en su eficiencia funcional. La metodología fue cuantitativa, no experimental y de corte longitudinal, basada en información de organismos internacionales como WSTS, SIA, OECD e IDC, además de reportes industriales del sector de semiconductores. Se aplicaron técnicas como regresión lineal múltiple, análisis de componentes principales y correlación de Pearson. Los principales resultados evidenciaron que la densidad de interconexión es el factor más influyente en la miniaturización, seguida por la inversión en investigación y desarrollo, con una relación positiva significativa con el crecimiento del mercado de empaquetado avanzado. Asimismo, se determinó que el empaquetado 3D reduce el tamaño físico de los dispositivos y mejora el rendimiento, aunque incrementa desafíos térmicos que requieren soluciones especializadas. Se concluye que estas tecnologías consolidan un cambio estructural en la microelectrónica hacia sistemas más compactos, eficientes y de alta integración funcional.
Descargas
Referencias
Braun, T., Becker, K. F., & Toepper, M. (2021). Fan-out wafer and panel level packaging: A platform for 3D integration. IEEE Electronic Devices Technology & Manufacturing Conference. https://doi.org/10.1109/EDTM50988.2021.9420895
Fukushima, T. (2021). Chiplet-based advanced packaging technology from 3D/TSV to FOWLP/FHE. IEEE Symposium on VLSI Technology. https://doi.org/10.23919/VLSICircuits52068.2021.9492335
Garnier, A., Farcy, A., Leduc, P., & Bermond, C. (2021). System-in-package embedding III-V chips by fan-out wafer level packaging for RF applications. IEEE Electronic Components and Technology Conference. https://doi.org/10.1109/ECTC32696.2021.00318
Hernández, C., Molina, J., & Castro, E. (2022). Thermal reliability in 3D integrated circuits packaging. Microelectronics Reliability, 134, 114589. https://doi.org/10.1016/j.microrel.2022.114589
Koroglu, C., & Pop, E. (2023). High thermal conductivity insulators for thermal management in 3D integrated circuits. IEEE Electron Device Letters, 44(3), 496–499. https://doi.org/10.1109/LED.2023.3240676
Kwon, Y., Han, J., & Cho, Y. P. (2023). Chiplet heterogeneous-integration AI processor. International Conference on Electronics, Information and Communication. https://doi.org/10.1109/ICEIC57457.2023.10049867
López, D., Herrera, M., & Vargas, A. (2022). Fan-out packaging and heterogeneous integration in advanced electronics. Journal of Electronic Packaging Systems, 21(3), 88–104. https://doi.org/10.1016/j.microc.2022.104567
Ma, Y., Delshadtehrani, L., Demirkiran, C., Abellan, J. L., & Joshi, A. (2021). Thermally aware chiplet placement methodology for 2.5D systems. Design Automation and Test in Europe Conference. https://doi.org/10.23919/DATE51398.2021.9474011
Martínez, L., & Rodríguez, F. (2021). Three-dimensional integration in semiconductor manufacturing. Revista Latinoamericana de Ingeniería Electrónica, 18(4), 112–128.
Nie, C., Xu, Q., & Chen, L. (2022). Equivalent thermal model of TSV and bump in advanced packaging. Microelectronics Reliability, 137, 114790. https://doi.org/10.1016/j.microrel.2022.114790
Nie, C., Xu, Q., Chen, L., & Wang, C. (2023). Transient thermal analysis in chiplet heterogeneous integration. Applied Thermal Engineering, 229, 120638. https://doi.org/10.1016/j.applthermaleng.2023.120638
Pérez, R., & Ramírez, S. (2022). Manufacturing challenges in through-silicon via technologies. IEEE Transactions on Components, Packaging and Manufacturing Technology, 12(8), 1450–1461. https://doi.org/10.1109/TCPMT.2022.3158741
Sánchez, M., Torres, J., & Delgado, P. (2023). Evolution of semiconductor packaging in global supply chains. Journal of Manufacturing Systems, 68, 210–225. https://doi.org/10.1016/j.jmsy.2023.05.014
Torres, A., Gómez, R., & Navarro, L. (2023). Nanotechnology and advanced packaging in ultra-miniaturized electronics. Materials Today Electronics, 7(2), 100214. https://doi.org/10.1016/j.mtelec.2023.100214
Wang, J., Li, Y., Zhang, H., & Zhao, W. (2023). Through-silicon via interconnects: A review. Applied Sciences, 13(14), 8301. https://doi.org/10.3390/app13148301
Xiang, C., Jin, W., Guo, J., Peters, J. D., & Bowers, J. E. (2023). 3D integration for silicon photonics systems. Nature, 620, 78–85. https://doi.org/10.1038/s41586-023-06251-w
Chandrakar, S. (2021). Role of through silicon via in 3D integration. Journal of Circuits, Systems and Computers, 30(11), 2150051. https://doi.org/10.1142/S0218126621500511
Jang, Y. J., Kim, J., Lee, S., & Park, J. (2023). Advanced 3D through-silicon via and solder bumping technology. Materials, 16(24), 7652. https://doi.org/10.3390/ma16247652
Wang, C., Huang, X., & Vafai, K. (2021). Hotspot analysis in 3D integrated circuits. Applied Thermal Engineering, 186, 116336. https://doi.org/10.1016/j.applthermaleng.2020.116336
Descargas
Publicado
Número
Sección
Licencia
Derechos de autor 2026 Moises Isaias Choez Mora (Autor/a)
Esta obra está bajo una licencia internacional Creative Commons Atribución-NoComercial-CompartirIgual 4.0.
