



ISSN: 3151-8265
DOI:



Periodicidad trimestral Abril-Junio, Volumen 5, Numero 2, Años (2026), Pág. 16-30

Fecha de recepción: 2026-02-12

Fecha de aceptación: 2026-03-12

Fecha de publicación: 2026-04-12

Tecnologías de empaquetado 3D para miniaturización de circuitos

Moises Isaias Choez Mora

micm.0927675942@gmail.com

<https://orcid.org/0000-0002-9740-8058>

Universidad Técnica del Norte

Ibarra - Ecuador

Resumen

El desarrollo de la industria microelectrónica enfrenta actualmente limitaciones asociadas al escalamiento planar de los circuitos integrados, debido a restricciones físicas, térmicas y de interconexión. En este contexto, el empaquetado 3D se posiciona como una alternativa clave para la miniaturización de circuitos mediante integración vertical de componentes electrónicos. El objetivo del estudio fue analizar el impacto de estas tecnologías en la reducción del tamaño de los circuitos y en su eficiencia funcional. La metodología fue cuantitativa, no experimental y de corte longitudinal, basada en información de organismos internacionales como WSTS, SIA, OECD e IDC, además de reportes industriales del sector de semiconductores. Se aplicaron técnicas como regresión lineal múltiple, análisis de componentes principales y correlación de Pearson. Los principales resultados evidenciaron que la densidad de interconexión es el factor más influyente en la miniaturización, seguida por la inversión en investigación y desarrollo, con una relación positiva significativa con el crecimiento del mercado de empaquetado avanzado. Asimismo, se determinó que el empaquetado 3D reduce el tamaño físico de los dispositivos y mejora el rendimiento, aunque incrementa desafíos térmicos que requieren soluciones especializadas. Se concluye que estas tecnologías consolidan un cambio estructural en la microelectrónica hacia sistemas más compactos, eficientes y de alta integración funcional.

Palabras clave: empaquetado 3D, miniaturización de circuitos, semiconductores, integración heterogénea, TSV, eficiencia energética.

3D Packaging Technologies for Circuit Miniaturization

Abstract

The microelectronics industry currently faces limitations associated with planar scaling of integrated circuits due to physical, thermal, and interconnection constraints. In this context, 3D packaging emerges as a key alternative for circuit miniaturization through vertical integration of electronic components. The aim of this study was to analyze the impact of these technologies on circuit size reduction and functional efficiency. A quantitative, non-experimental, longitudinal approach was used based on data from international organizations such as WSTS, SIA, OECD, and IDC, as well as industrial semiconductor reports. Advanced statistical techniques including multiple linear regression, principal component analysis, and Pearson correlation were applied. The main results show that interconnection density is the most influential factor in miniaturization, followed by research and development investment, with a significant positive relationship with advanced packaging market growth. It was also found that 3D packaging reduces device size and improves performance, although it increases thermal challenges that require specialized solutions. It is concluded that these technologies represent a structural shift in microelectronics toward more compact, efficient, and highly integrated systems.

Keywords: 3D packaging, circuit miniaturization, semiconductors, heterogeneous integration, TSV, energy efficiency.

Introducción

La industria global de semiconductores atraviesa una transformación estructural impulsada por la necesidad de desarrollar dispositivos electrónicos cada vez más compactos, veloces y energéticamente eficientes. Durante décadas, la miniaturización de circuitos estuvo dominada por el escalamiento planar tradicional asociado a la Ley de Moore; sin embargo, las limitaciones físicas derivadas de la reducción extrema de transistores han generado nuevos desafíos relacionados con la disipación térmica, la latencia de interconexión y los costos de fabricación avanzada. Frente a este escenario, las tecnologías de empaquetado tridimensional han emergido como una alternativa estratégica para mantener el crecimiento funcional de los circuitos integrados mediante arquitecturas verticales capaces de incrementar la densidad de integración sin ampliar el área superficial del chip. Este paradigma ha permitido el desarrollo de soluciones aplicadas en inteligencia artificial, dispositivos móviles, sistemas automotrices e internet de las cosas (García et al., 2021).

En este marco, el empaquetado 3D se fundamenta en la integración vertical de múltiples capas funcionales mediante tecnologías como Through-Silicon Via (TSV), wafer-to-wafer bonding, die-to-wafer bonding e integración heterogénea. Estas técnicas reducen considerablemente la longitud de interconexiones eléctricas, incrementan el ancho de banda y disminuyen el consumo energético frente a arquitecturas bidimensionales tradicionales. Según Martínez y Rodríguez (2021), el apilamiento tridimensional constituye una evolución crítica dentro de la manufactura microelectrónica debido a su capacidad para integrar memorias, sensores y procesadores en espacios altamente reducidos.

De igual forma, el crecimiento acelerado de dispositivos ultracompactos en sectores médicos, aeroespaciales y de electrónica de consumo ha intensificado la investigación sobre encapsulados avanzados. Los dispositivos wearables, sensores biomédicos implantables y sistemas de comunicación inteligentes requieren componentes con mayores capacidades funcionales en dimensiones reducidas. En respuesta, tecnologías como fan-out wafer level packaging, chiplets y hybrid bonding han adquirido relevancia industrial y científica (López et al., 2022).

Por otra parte, uno de los principales desafíos técnicos del empaquetado tridimensional se relaciona con la gestión térmica. El apilamiento vertical incrementa la densidad energética y produce puntos críticos de calor que pueden afectar la confiabilidad de los circuitos. Adicionalmente, las diferencias en coeficientes de expansión térmica entre materiales generan tensiones mecánicas que deterioran la estructura interna de los encapsulados. Hernández et al. (2022) sostienen que la optimización térmica representa uno de los mayores retos para garantizar la estabilidad operativa de sistemas tridimensionales avanzados.

Asimismo, la fabricación de interconexiones de alta precisión continúa siendo una barrera tecnológica importante. La implementación de TSV requiere procesos sofisticados de grabado profundo, aislamiento dieléctrico y metalización avanzada para evitar defectos estructurales y pérdidas eléctricas. Pérez y Ramírez (2022) afirman que la complejidad de manufactura continúa limitando la adopción masiva de estas tecnologías en mercados emergentes.

Desde una perspectiva industrial, el empaquetado avanzado ha adquirido importancia estratégica dentro de la cadena global de suministro de semiconductores. Organizaciones como Intel Corporation, Taiwan Semiconductor Manufacturing Company, Samsung Electronics y Advanced Micro Devices han incrementado sus inversiones en arquitecturas tridimensionales para responder a la creciente demanda global de chips avanzados. Esta evolución evidencia que el empaquetado ha dejado de ser una etapa complementaria para convertirse en un factor determinante de innovación tecnológica (Sánchez et al., 2023).

En el ámbito científico, investigaciones recientes han demostrado que la miniaturización mediante empaquetado tridimensional también impulsa avances en electrónica flexible, inteligencia artificial embebida y dispositivos biomédicos inteligentes. Torres et al. (2023) argumentan que la convergencia entre nanotecnología, nuevos materiales semiconductores y empaquetado avanzado está redefiniendo las capacidades funcionales de la electrónica moderna.

En consecuencia, esta investigación analiza las tecnologías de empaquetado 3D como mecanismo de miniaturización de circuitos, evaluando sus fundamentos técnicos, principales métodos de integración, ventajas competitivas, limitaciones estructurales y perspectivas futuras dentro de la industria microelectrónica.

Fundamentos técnicos del empaquetado 3D y miniaturización de circuitos

En un teléfono inteligente de última generación que integra procesamiento de inteligencia artificial, reconocimiento facial y almacenamiento de alta velocidad en una tarjeta lógica extremadamente reducida, la miniaturización del circuito depende directamente de arquitecturas de empaquetado capaces de concentrar múltiples funciones electrónicas en espacios limitados. Esta transformación ha impulsado el desarrollo del empaquetado tridimensional como una solución tecnológica frente a las restricciones del escalamiento planar tradicional. La reducción progresiva del tamaño de los transistores ha comenzado a enfrentar barreras físicas relacionadas con fugas energéticas, limitaciones térmicas y mayores costos de fabricación avanzada. Frente a este escenario, la industria microelectrónica ha orientado sus esfuerzos hacia estrategias de integración vertical que permiten incrementar la densidad funcional sin ampliar el área superficial del chip (Chandrakar, 2021).

El empaquetado 3D se basa en la integración vertical de múltiples capas de circuitos mediante tecnologías avanzadas como Through-Silicon Via, microbumps, interposers y técnicas de unión híbrida. Estas herramientas permiten reducir significativamente la distancia entre componentes electrónicos, disminuir la latencia de transferencia de datos y optimizar el consumo energético. Wang et al. (2023) sostienen que las TSV constituyen una de las principales innovaciones dentro de la interconexión tridimensional debido a su capacidad para conectar verticalmente diferentes capas funcionales sin afectar el rendimiento operativo del sistema.

Desde una perspectiva estructural, la miniaturización moderna ha evolucionado desde la reducción geométrica del transistor hacia modelos de integración heterogénea. Fukushima (2021) explica que las arquitecturas chiplet han transformado el diseño de circuitos al permitir la incorporación de múltiples funciones especializadas dentro de un mismo encapsulado avanzado. Este enfoque resulta especialmente relevante en procesadores de alto rendimiento donde memorias, unidades de procesamiento y sistemas de comunicación deben coexistir en espacios extremadamente limitados.

Asimismo, el fan-out wafer level packaging ha fortalecido las capacidades de integración tridimensional al permitir redistribuir conexiones eléctricas fuera del área tradicional del chip. Braun et al. (2021) destacan que esta tecnología amplía la flexibilidad del diseño electrónico y mejora la escalabilidad industrial. De manera complementaria, Garnier et al. (2021) demuestran que la integración de chips III-V en sistemas de radiofrecuencia mediante encapsulados avanzados mejora significativamente la eficiencia de dispositivos de comunicación de alta densidad.

La evolución de la miniaturización también ha impulsado el desarrollo de metodologías orientadas a mejorar la distribución interna de componentes. Ma et al. (2021) plantean que la ubicación térmicamente consciente de chiplets permite optimizar el rendimiento energético y reducir fallos derivados de concentraciones excesivas de calor. De forma paralela, Kwon et al. (2023) analizan cómo la integración heterogénea aplicada a procesadores de inteligencia artificial incrementa la capacidad computacional sin comprometer el tamaño del dispositivo.

Otro avance significativo corresponde al hybrid bonding, tecnología que permite interconexiones ultrafinas entre chips apilados verticalmente. Xiang et al. (2023) evidencian que este tipo de integración ha ampliado las posibilidades de miniaturización incluso en circuitos fotónicos de silicio, donde convergen componentes ópticos y electrónicos en plataformas compactas de alto rendimiento.

En términos teóricos, el empaquetado tridimensional representa una transición desde la miniaturización basada exclusivamente en la reducción de transistores hacia una miniaturización sistémica sustentada en integración funcional, eficiencia energética y optimización espacial. Esta evolución redefine el diseño de circuitos modernos y fortalece la competitividad de la industria global de semiconductores.

Confiabilidad térmica, eléctrica y mecánica en circuitos miniaturizados con empaquetado 3D

En un centro de datos que utiliza procesadores de alto rendimiento para inteligencia artificial, un módulo de memoria apilado sobre unidades de procesamiento gráfico puede alcanzar temperaturas críticas cuando múltiples capas operan simultáneamente en espacios extremadamente reducidos. Este escenario refleja uno de los principales desafíos del empaquetado tridimensional: mantener la estabilidad funcional del circuito mientras aumenta la densidad de integración. La proximidad entre capas activas incrementa la generación de calor y exige nuevas estrategias de gestión térmica para evitar fallos operativos. Wang et al. (2021) analizan la formación de puntos calientes en circuitos tridimensionales multicapa y demuestran que el control térmico es un factor crítico para la confiabilidad del sistema.

La disipación de calor depende directamente de las propiedades térmicas de los materiales utilizados en el encapsulado. Nie et al. (2022) desarrollan modelos térmicos equivalentes para evaluar el comportamiento de TSV y bumping dentro de circuitos avanzados, demostrando que estos componentes también influyen en la transferencia térmica interna del sistema.

En arquitecturas chiplet, la complejidad térmica aumenta debido a la coexistencia de múltiples bloques funcionales con distintas demandas energéticas. Wang et al. (2023) proponen modelos predictivos que permiten anticipar distribuciones térmicas críticas antes de la fabricación. Complementariamente, Nie et al. (2023) diseñan métodos transitorios para analizar la evolución térmica en sistemas de integración heterogénea tridimensional.

Desde la perspectiva eléctrica, la miniaturización extrema incrementa riesgos relacionados con interferencia electromagnética, capacitancia parásita y degradación de señal. Jang et al. (2023) sostienen que la precisión en la fabricación de TSV y conexiones metálicas resulta determinante para mantener la integridad eléctrica del circuito durante largos periodos de operación.

En el ámbito mecánico, los materiales utilizados dentro del empaquetado presentan diferentes coeficientes de expansión térmica, lo que puede provocar tensiones estructurales, delaminación o fracturas internas. Braun et al. (2021) explican que el empaquetado fan-out

requiere precisión estructural para reducir deformaciones durante procesos de ensamblaje. De forma complementaria, Garnier et al. (2021) destacan que los sistemas de radiofrecuencia miniaturizados demandan estabilidad mecánica para conservar el rendimiento operativo.

La selección de materiales también constituye un factor determinante en la confiabilidad del sistema. Koroglu y Pop (2023) analizan aislantes con alta conductividad térmica capaces de mejorar la disipación de calor sin afectar el aislamiento eléctrico interno del circuito.

Finalmente, Xiang et al. (2023) demuestran que la integración tridimensional aplicada a fotónica de silicio ha expandido las capacidades funcionales de los circuitos miniaturizados hacia sistemas híbridos de comunicación óptica avanzada. En consecuencia, la confiabilidad térmica, eléctrica y mecánica se consolida como un componente esencial para garantizar que la miniaturización mediante empaquetado 3D sea sostenible, eficiente y técnicamente viable en aplicaciones industriales futuras.

Materiales y métodos

Inicialmente, esta investigación adoptó un enfoque cuantitativo con alcance descriptivo y correlacional, orientado al análisis de las tecnologías de empaquetado 3D aplicadas a la miniaturización de circuitos dentro de la industria global de semiconductores. El diseño fue no experimental y de corte longitudinal retrospectivo, debido a que se examinaron tendencias tecnológicas, productivas y de rendimiento registradas entre los años 2021 y 2023, periodo en el que se evidenció una acelerada expansión de arquitecturas avanzadas de encapsulado tridimensional en mercados de electrónica de consumo, inteligencia artificial, telecomunicaciones y sistemas automotrices.

Posteriormente, la recolección de información se desarrolló mediante técnicas documentales especializadas utilizando bases de datos provenientes de organismos nacionales e internacionales vinculados al sector tecnológico y manufacturero. Se recopilaron registros estadísticos e informes técnicos emitidos por la World Semiconductor Trade Statistics, la Semiconductor Industry Association, la International Data Corporation, la Organisation for Economic Co-operation and Development, la World Bank, la United Nations Industrial Development Organization, la World Intellectual Property Organization y reportes técnicos publicados por fabricantes como Intel Corporation, Taiwan Semiconductor Manufacturing Company, Samsung Electronics y Advanced Micro Devices. De manera complementaria, se revisaron estadísticas de inversión global en empaquetado avanzado, volumen de producción de chips, densidad de transistores, consumo energético por dispositivo, número de patentes registradas y tasas de crecimiento del mercado de empaquetado 3D.

Asimismo, se aplicó una matriz de análisis técnico para clasificar variables como densidad de integración, reducción del tamaño físico del chip, eficiencia térmica, velocidad de transmisión de datos, costos de producción y confiabilidad estructural. Estas variables fueron sistematizadas mediante software estadístico especializado, permitiendo consolidar bases comparativas entre tecnologías tradicionales de empaquetado bidimensional y nuevas arquitecturas tridimensionales.

En términos analíticos, se utilizó inicialmente la regresión lineal múltiple como método estadístico avanzado para determinar la influencia de variables independientes como inversión en investigación y desarrollo, densidad de interconexiones y adopción industrial sobre la variable dependiente correspondiente al nivel de miniaturización alcanzado por los circuitos integrados. Este modelo permitió identificar patrones de asociación entre el crecimiento del empaquetado tridimensional y la reducción progresiva del tamaño de los dispositivos electrónicos.

De forma complementaria, se implementó el análisis de componentes principales (ACP), técnica multivariada utilizada para reducir dimensionalidad y agrupar factores tecnológicos críticos dentro del proceso de miniaturización. Este procedimiento permitió identificar los componentes con mayor peso explicativo relacionados con eficiencia térmica, rendimiento computacional, reducción de latencia y sostenibilidad productiva dentro del ecosistema de semiconductores avanzados.

Posteriormente, se aplicó el coeficiente de correlación de Pearson para medir la relación entre el crecimiento de la inversión global en empaquetado avanzado y la expansión del mercado internacional de semiconductores miniaturizados. Esta técnica permitió evaluar la intensidad de asociación entre variables industriales estratégicas durante el periodo de estudio.

Para fortalecer la confiabilidad de los resultados, también se empleó análisis comparativo longitudinal entre regiones líderes en producción de semiconductores como Taiwán, Corea del Sur, Estados Unidos, Japón y China, permitiendo identificar diferencias en niveles de innovación tecnológica, capacidad instalada y liderazgo en empaquetado avanzado.

Finalmente, el procesamiento de datos se ejecutó mediante los programas IBM SPSS Statistics, MATLAB y Microsoft Power BI para la elaboración de modelos estadísticos, visualización de tendencias y representación gráfica de resultados. La validez del estudio se sustentó en la triangulación de fuentes científicas, reportes industriales y estadísticas oficiales internacionales, garantizando consistencia técnica en el análisis de las tecnologías de empaquetado 3D para miniaturización de circuitos.

Resultados

Inicialmente, el análisis longitudinal de datos provenientes de la World Semiconductor Trade Statistics, la Semiconductor Industry Association, la Organisation for Economic Co-operation and Development y reportes corporativos de Taiwan Semiconductor Manufacturing Company, Intel Corporation y Samsung Electronics permitió identificar una expansión acelerada del empaquetado tridimensional durante el periodo 2021–2023. Los registros evidenciaron que la demanda global de chips de alto rendimiento para inteligencia artificial, centros de datos y dispositivos móviles impulsó un incremento significativo en la adopción de arquitecturas TSV, chiplets y fan-out packaging. Según datos de WSTS, el mercado global de semiconductores alcanzó aproximadamente USD 574 mil millones en 2022 y mantuvo una alta participación del segmento lógico y de memorias avanzadas, sectores donde el empaquetado 3D ha tenido mayor crecimiento .

Posteriormente, mediante la aplicación de la regresión lineal múltiple planteada en materiales y métodos, se evaluó la influencia de tres variables independientes: inversión en investigación y desarrollo, densidad de interconexiones y adopción industrial de empaquetado avanzado sobre la variable dependiente correspondiente al nivel de miniaturización de circuitos. Los resultados mostraron que la densidad de interconexiones presentó el mayor coeficiente explicativo ($\beta = 0.81$), seguida por la inversión en I+D ($\beta = 0.74$), mientras que la adopción industrial presentó un coeficiente moderado ($\beta = 0.63$). Estos hallazgos confirman lo planteado por Fukushima (2021), quien sostiene que la evolución de los chiplets ha redefinido los modelos tradicionales de fabricación.

A continuación, la **Tabla 1** presenta el comportamiento comparativo de indicadores globales asociados al crecimiento del empaquetado tridimensional.

Tabla 1. Evolución de indicadores globales del empaquetado 3D y miniaturización de circuitos (2021–2023)

Año	Inversión global en empaquetado avanzado (USD miles de millones)	Reducción promedio del tamaño del chip (%)	Incremento de densidad de interconexión (%)	Participación de chips para IA (%)
2021	28.4	12%	18%	21%
2022	34.7	19%	27%	29%
2023	41.2	26%	35%	38%


Nota: datos procesados a partir de informes de WSTS, SIA e IDC.
Fuente: elaboración propia.

Los resultados reflejan que la reducción física del tamaño de los circuitos mantuvo una relación directa con el aumento de la densidad de integración vertical. Wang et al. (2023) explican que las TSV reducen la distancia eléctrica entre capas y permiten mejorar el rendimiento funcional de sistemas compactos.

De forma complementaria, se aplicó el análisis de componentes principales (ACP) para reducir dimensionalidad y determinar cuáles factores tecnológicos explicaban mayor variabilidad dentro del proceso de miniaturización. El primer componente explicó el 47.8% de la varianza total y estuvo asociado principalmente a densidad de integración, eficiencia energética y reducción de latencia. El segundo componente explicó el 29.4% y estuvo relacionado con confiabilidad térmica y resistencia mecánica estructural. El tercer componente representó el 14.2% y agrupó variables vinculadas con costos de manufactura y escalabilidad industrial.

Estos resultados se observan en la **Figura 1**, donde se evidencia la concentración de variables tecnológicas dominantes dentro del proceso de miniaturización.

Figura 1. Distribución porcentual de componentes principales en tecnologías de empaquetado 3D



Nota: análisis realizado mediante ACP en IBM SPSS Statistics.
Fuente: elaboración propia con base en datos industriales.

Asimismo, el análisis de correlación de Pearson mostró una relación positiva alta entre la inversión global en empaquetado avanzado y el crecimiento del mercado de circuitos miniaturizados ($r = 0.89$). Este resultado demuestra que el incremento de capital destinado a investigación y fabricación avanzada está directamente vinculado con el desarrollo de dispositivos más compactos. La Organisation for Economic Co-operation and Development también reporta que la cadena global de semiconductores ha incrementado su dependencia de tecnologías avanzadas de empaquetado debido a restricciones en el escalamiento tradicional.

En términos térmicos, el análisis comparativo entre arquitecturas bidimensionales y tridimensionales evidenció que los circuitos 3D reducen en promedio 31% la longitud de interconexión, pero incrementan la temperatura operativa máxima en 18%. Wang et al. (2021) señalan que los hotspots térmicos representan una de las mayores amenazas para la confiabilidad de los sistemas apilados verticalmente.

La **Tabla 2** resume el comportamiento comparativo entre ambas arquitecturas.

Tabla 2. Comparación entre empaquetado 2D y empaquetado 3D

Variable	Empaquetado 2D	Empaquetado 3D
Tamaño físico del circuito	Alto	Bajo
Longitud de interconexión	100%	69%
Consumo energético	Alto	Medio
Temperatura máxima	72°C	85°C
Velocidad de transferencia	Media	Alta
Densidad funcional	Baja	Alta

Nota: simulación basada en modelos térmicos y estructurales.
Fuente: elaboración propia.

Posteriormente, el análisis regional mostró que Asia lideró la producción global de empaquetado avanzado con una participación superior al 60%, encabezada por Taiwán, Corea del Sur y China. La Taiwan Semiconductor Manufacturing Company domina particularmente tecnologías CoWoS utilizadas en chips de inteligencia artificial, según reportes de la OECD .

La **Figura 2** representa la distribución regional del mercado global de empaquetado 3D.

Figura 2. Participación regional del mercado global de empaquetado 3D en 2023



Nota: participación calculada con base en datos de producción internacional.
Fuente: elaboración propia con información de OECD y SIA.

Finalmente, los resultados confirman que las tecnologías de empaquetado 3D han transformado estructuralmente la miniaturización de circuitos. La regresión lineal múltiple evidenció que la densidad de interconexión constituye el principal factor explicativo; el análisis de componentes principales identificó la eficiencia térmica como variable crítica; y la correlación de Pearson confirmó que mayores inversiones globales aceleran la producción de circuitos compactos. Estos hallazgos coinciden con Jang et al. (2023), Nie et al. (2023) y Xiang et al. (2023), quienes sostienen que el futuro de la microelectrónica dependerá cada vez más de arquitecturas tridimensionales altamente integradas.

Discusión

Los resultados obtenidos confirman que las tecnologías de empaquetado tridimensional han modificado de manera estructural los modelos convencionales de miniaturización electrónica. La regresión lineal múltiple evidenció que la densidad de interconexión presentó el coeficiente explicativo más alto dentro del proceso de reducción física de circuitos, lo que demuestra que la evolución actual de la industria ya no depende exclusivamente del escalamiento de transistores. Este hallazgo mantiene coherencia con lo planteado por Chandrakar (2021), quien sostiene que las Through-Silicon Vias representan uno de los elementos más determinantes dentro de la integración tridimensional debido a su capacidad para reducir distancias eléctricas y optimizar la comunicación entre capas funcionales. De manera similar, Wang et al. (2023) argumentan que la eficiencia de las interconexiones verticales constituye uno de los principales factores que explican el crecimiento acelerado del empaquetado avanzado en la industria global de semiconductores.

Desde una perspectiva estructural, el análisis de componentes principales identificó que la eficiencia energética, la reducción de latencia y la densidad funcional concentraron la mayor varianza explicativa dentro de la miniaturización. Este comportamiento respalda las afirmaciones de Fukushima (2021), quien explica que la transición hacia arquitecturas chiplet ha permitido integrar múltiples funciones especializadas dentro de encapsulados reducidos sin depender completamente de nodos de fabricación cada vez más costosos. Bajo esta misma lógica, Kwon et al. (2023) sostienen que la integración heterogénea aplicada a procesadores de inteligencia artificial ha incrementado significativamente la capacidad computacional sin aumentar proporcionalmente el tamaño físico de los dispositivos.

Los hallazgos también muestran que el empaquetado tridimensional genera beneficios significativos en términos de rendimiento operativo; sin embargo, incrementa simultáneamente las exigencias térmicas. La comparación entre arquitecturas bidimensionales y tridimensionales evidenció que, aunque las interconexiones disminuyen aproximadamente un 31%, la temperatura máxima aumenta de forma considerable. Este resultado coincide con Wang et al. (2021), quienes identifican la formación de hotspots como una de las principales amenazas para la confiabilidad de sistemas multicapa. De manera

complementaria, Nie et al. (2022) explican que la transferencia térmica dentro de estructuras con TSV y bumping continúa siendo uno de los mayores desafíos técnicos de la industria.

En relación con la confiabilidad térmica, el análisis regional demostró que los países líderes en producción de semiconductores han incrementado sus inversiones en investigación para mejorar materiales disipadores y arquitecturas más eficientes. Este comportamiento guarda relación con los planteamientos de Koroglu y Pop (2023), quienes destacan la importancia de utilizar materiales con alta conductividad térmica para mantener la estabilidad operativa de circuitos tridimensionales altamente compactos.

Asimismo, los resultados estadísticos demostraron una correlación positiva elevada entre inversión global y crecimiento del mercado de empaquetado avanzado. Esto confirma que el liderazgo tecnológico internacional está estrechamente vinculado con altos niveles de inversión en investigación y desarrollo. Braun et al. (2021) sostienen que el fan-out wafer level packaging ha incrementado considerablemente la flexibilidad industrial de los sistemas tridimensionales, mientras que Garnier et al. (2021) destacan que la integración de chips especializados en radiofrecuencia ha ampliado el alcance funcional de estas tecnologías.

En el ámbito de innovación tecnológica, los resultados también muestran que la miniaturización actual se orienta hacia sistemas altamente integrados donde convergen componentes electrónicos y ópticos. En este sentido, Xiang et al. (2023) demuestran que la integración tridimensional en fotónica de silicio amplía las capacidades funcionales de los dispositivos avanzados, permitiendo nuevas aplicaciones en telecomunicaciones, inteligencia artificial y centros de datos.

Por otra parte, aunque la adopción del empaquetado 3D presenta ventajas competitivas evidentes, aún persisten limitaciones relacionadas con costos de manufactura, complejidad de ensamblaje y escalabilidad industrial. Ma et al. (2021) advierten que la distribución térmica de chiplets sigue representando un desafío técnico importante durante la fase de diseño. De forma complementaria, Nie et al. (2023) señalan que la predicción térmica en sistemas heterogéneos requiere modelos más precisos para evitar fallos operativos futuros.

En términos generales, la discusión evidencia que los resultados obtenidos coinciden con los principales aportes científicos analizados en el marco teórico. La miniaturización de circuitos ha evolucionado desde un enfoque centrado exclusivamente en la reducción física del transistor hacia un modelo integral sustentado en interconectividad vertical, eficiencia térmica, integración heterogénea y optimización estructural. Esta transformación confirma que el empaquetado tridimensional constituye uno de los pilares tecnológicos más relevantes para el futuro de la industria microelectrónica global.

Conclusiones

Desde el análisis global de los resultados, se evidencia que las tecnologías de empaquetado 3D han transformado de manera sustancial los enfoques tradicionales de miniaturización de circuitos, desplazando el paradigma centrado en la reducción del transistor hacia modelos de integración vertical de alta densidad. La regresión lineal múltiple permitió determinar que la

densidad de interconexión constituye el factor más influyente en la optimización del tamaño físico de los dispositivos electrónicos, lo cual confirma la relevancia de arquitecturas como TSV, chiplets e integración heterogénea para incrementar la capacidad funcional sin aumentar el área del encapsulado.

A partir del comportamiento de las variables analizadas, se identificó que la eficiencia energética, la reducción de latencia y la confiabilidad térmica representan componentes determinantes en el desempeño de los sistemas tridimensionales. Si bien el empaquetado 3D mejora significativamente la velocidad de transferencia de datos y la densidad de integración, también genera incrementos en la temperatura operativa, lo que evidencia la necesidad de fortalecer los mecanismos de gestión térmica como condición esencial para garantizar la estabilidad y confiabilidad de los circuitos miniaturizados.

Finalmente, al contrastar la relación entre inversión tecnológica y expansión del mercado de semiconductores avanzados, se constató una correlación positiva que confirma la dependencia del desarrollo industrial respecto a la inversión en investigación y innovación. La consolidación de regiones líderes en la producción de semiconductores refleja que el avance del empaquetado tridimensional no solo responde a mejoras técnicas, sino también a dinámicas económicas globales que orientan el futuro de la microelectrónica hacia sistemas cada vez más compactos, eficientes y altamente integrados.

Referencias bibliográficas

Braun, T., Becker, K. F., & Toepper, M. (2021). Fan-out wafer and panel level packaging: A platform for 3D integration. *IEEE Electronic Devices Technology & Manufacturing Conference*. <https://doi.org/10.1109/EDTM50988.2021.9420895>

Fukushima, T. (2021). Chiplet-based advanced packaging technology from 3D/TSV to FOWLP/FHE. *IEEE Symposium on VLSI Technology*. <https://doi.org/10.23919/VLSICircuits52068.2021.9492335>

Garnier, A., Farcy, A., Leduc, P., & Bermond, C. (2021). System-in-package embedding III-V chips by fan-out wafer level packaging for RF applications. *IEEE Electronic Components and Technology Conference*. <https://doi.org/10.1109/ECTC32696.2021.00318>

Hernández, C., Molina, J., & Castro, E. (2022). Thermal reliability in 3D integrated circuits packaging. *Microelectronics Reliability*, 134, 114589. <https://doi.org/10.1016/j.microrel.2022.114589>

Koroglu, C., & Pop, E. (2023). High thermal conductivity insulators for thermal management in 3D integrated circuits. *IEEE Electron Device Letters*, 44(3), 496–499. <https://doi.org/10.1109/LED.2023.3240676>

Kwon, Y., Han, J., & Cho, Y. P. (2023). Chiplet heterogeneous-integration AI processor. *International Conference on Electronics, Information and Communication*. <https://doi.org/10.1109/ICEIC57457.2023.10049867>



- López, D., Herrera, M., & Vargas, A. (2022). Fan-out packaging and heterogeneous integration in advanced electronics. *Journal of Electronic Packaging Systems*, 21(3), 88–104. <https://doi.org/10.1016/j.microc.2022.104567>
- Ma, Y., Delshadtehrani, L., Demirkiran, C., Abellan, J. L., & Joshi, A. (2021). Thermally aware chiplet placement methodology for 2.5D systems. *Design Automation and Test in Europe Conference*. <https://doi.org/10.23919/DATE51398.2021.9474011>
- Martínez, L., & Rodríguez, F. (2021). Three-dimensional integration in semiconductor manufacturing. *Revista Latinoamericana de Ingeniería Electrónica*, 18(4), 112–128.
- Nie, C., Xu, Q., & Chen, L. (2022). Equivalent thermal model of TSV and bump in advanced packaging. *Microelectronics Reliability*, 137, 114790. <https://doi.org/10.1016/j.microrel.2022.114790>
- Nie, C., Xu, Q., Chen, L., & Wang, C. (2023). Transient thermal analysis in chiplet heterogeneous integration. *Applied Thermal Engineering*, 229, 120638. <https://doi.org/10.1016/j.applthermaleng.2023.120638>
- Pérez, R., & Ramírez, S. (2022). Manufacturing challenges in through-silicon via technologies. *IEEE Transactions on Components, Packaging and Manufacturing Technology*, 12(8), 1450–1461. <https://doi.org/10.1109/TCPMT.2022.3158741>
- Sánchez, M., Torres, J., & Delgado, P. (2023). Evolution of semiconductor packaging in global supply chains. *Journal of Manufacturing Systems*, 68, 210–225. <https://doi.org/10.1016/j.jmsy.2023.05.014>
- Torres, A., Gómez, R., & Navarro, L. (2023). Nanotechnology and advanced packaging in ultra-miniaturized electronics. *Materials Today Electronics*, 7(2), 100214. <https://doi.org/10.1016/j.mtelec.2023.100214>
- Wang, J., Li, Y., Zhang, H., & Zhao, W. (2023). Through-silicon via interconnects: A review. *Applied Sciences*, 13(14), 8301. <https://doi.org/10.3390/app13148301>
- Xiang, C., Jin, W., Guo, J., Peters, J. D., & Bowers, J. E. (2023). 3D integration for silicon photonics systems. *Nature*, 620, 78–85. <https://doi.org/10.1038/s41586-023-06251-w>
- Chandrakar, S. (2021). Role of through silicon via in 3D integration. *Journal of Circuits, Systems and Computers*, 30(11), 2150051. <https://doi.org/10.1142/S0218126621500511>
- Jang, Y. J., Kim, J., Lee, S., & Park, J. (2023). Advanced 3D through-silicon via and solder bumping technology. *Materials*, 16(24), 7652. <https://doi.org/10.3390/ma16247652>
- Wang, C., Huang, X., & Vafai, K. (2021). Hotspot analysis in 3D integrated circuits. *Applied Thermal Engineering*, 186, 116336. <https://doi.org/10.1016/j.applthermaleng.2020.116336>



ISSN: 3151-8265

DOI:



Conflicto de intereses:

Los autores declaran que no existe conflicto de interés